

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-298545

(43) 公開日 平成9年(1997)11月18日

(51) Int.Cl.⁶

H 0 4 L 12/28

識別記号

庁内整理番号

9466-5K

F I

H 0 4 L 11/20

技術表示箇所

E

審査請求 有 請求項の数 7 O L (全 9 頁)

(21) 出願番号 特願平9-48298

(22) 出願日 平成9年(1997)3月3日

(31) 優先権主張番号 特願平8-49788

(32) 優先日 平8(1996)3月7日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 國土 順一

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 ATMデジタル無線伝送方法及びそのシステム

(57) 【要約】

【課題】 ATMセルデータ列を無線基地局と複数の無線加入者局間において無線伝送する場合に、セル損やセル遅延を生じることなくトラフィック効率が高く、高速データ伝送が可能なATMデジタル無線通信方法及びそのシステムを提供することにある。

【解決手段】 ATM交換機1またはATM端末4-1～NからのATMセルデータ列を無線基地局2と複数の無線加入者局3-1～Nの間で高周波無線回線201-1～N、201'-1～NにてTDMA/TDD方式にて双方向伝送する。このTDMA/TDD方式は、複数のバースト信号からなり、各バースト信号は、一般のATMセルとヘッダ部のみ無線伝送特有のため異なる構成をしている。また、無線伝送速度に合うようにアイドルセルを挿入し、受信側ではそのアイドルセルをヘッダ部とペイロード部の誤りビットを検出してセル損等の発生を防止している。



【特許請求の範囲】

【請求項1】 ATM交換機またはATM端末で入出力するATMセルデータ列を一つの無線基地局と複数の無線加入者局の間で高周波無線回線にて双方向伝送するATMデジタル無線通信方法において、

前記高周波無線回線の双方向伝送をTDMA/TDD方式にて行い、

前記ATMセルをヘッダ部に無線回線の制御ビットと誤り制御用ビットを含む無線ATMセルに変換し、

前記無線ATMセルを前記TDMA/TDD方式用のバースト信号に挿入することを特徴とするATMデジタル無線伝送方法。

【請求項2】 前記ATMデジタル無線通信方法は、さらに前記無線基地局または前記複数の無線加入者局の送信側で前記ATMセルデータ列の一部にヘッダ部と情報ビット部に所定の固定パターンを挿入したアイドルセルをTDMAフレームフォーマットに挿入して送信し、前記無線基地局または前記無線加入者局の受信側で前記アイドルセルを挿入した信号を受信し、前記受信されたアイドルセルのビットと予め記憶した前記固定パターンと比較し、誤りのカウント値が所定の数以下の場合に前記アイドルセルを分離することを特徴とするATMデジタル無線伝送方法。

【請求項3】 ATM交換機またはATM端末で入出力するATMセルデータ列を一つの無線基地局と複数の無線加入者局の間で高周波無線回線にて双方向伝送するATMデジタル無線通信システムにおいて、

前記高周波無線回線の双方向伝送をTDMA/TDD方式にて行い、

前記無線基地局と前記複数の無線加入者局は、送信側にATMセルを前記ATMセルのヘッダ部に無線回線の制御ビットと誤り制御用ビットを含む無線ATMセルに変換するATM送信インターフェース回路と、

前記無線ATMセルをTDMAバースト信号として伝送する無線送信回路と、

前記無線送信回路の出力を受けて前記無線ATMを復調する無線受信回路と、

前記無線ATMセルを前記ATMセルに変換するATM受信インターフェース回路とを有することを特徴とするATMデジタル無線伝送。

【請求項4】 前記ATMデジタル無線通信システムにおいて、

前記無線基地局と前記複数の無線加入者局は、送信側に前記ATMセルデータ列の一部にヘッダ部と情報ビット部に所定の固定パターンを挿入したアイドルセルをTDMAフレームフォーマットに挿入するアイドル挿入回路を有し、

受信側に前記アイドルセルを挿入した信号を受信し、前記受信されたアイドルセルのビットと予め記憶した前記固定パターンと比較し、誤りのカウント値が所定の数以下

下に有るか否かを検出するアイドルセル検出回路と、前記カウント値が前記所定の値以下の場合に前記アイドルセルを分離するアイドルセル分離回路とを有することを特徴とするATMデジタル無線伝送システム。

【請求項5】 前記無線ATMセルのヘッダ部の長さは5バイト、ペイロード部の長さは48バイトであり、前記ヘッダ部は前記制御ビットを1バイト、無線仮想チャネル識別子を2バイト、CRC誤り制御ビットを2バイトとすることを特徴とする請求項1、3記載のATMデジタル無線伝送方法及びそのシステム。

【請求項6】 前記アイドルセルは、前記ATMセルデータ列の伝送容量が変化し、単位時間当たりの送信すべきセル数が変化した場合に前記TDMAフレームフォーマットに挿入することを特徴とする請求項2、4記載のATMデジタル無線伝送方法及びそのシステム。

【請求項7】 前記誤り制御用ビットは、CRC誤り制御用ビットであることを特徴とする請求項1、3記載のATMデジタル無線伝送方法及びそのシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は非同期転送モード(ATM: Asynchronous Transfer Mode)でセルを転送するATMデジタル無線伝送方法とその装置に関して、特にアイドルセルの検出、分離を行う可変容量機能を有するATMデジタル無線伝送方法とそのシステムに関する。

【0002】

【従来の技術】音声通信、データ通信や動画像も含めたマルチメディア通信のニーズが高まりつつあり、そのような広帯域(Broadband)の通信をATM交換機とマイクロ波帯以上の高周波帯における無線伝送方式を用いて広範囲の地域にサービスを提供する手段が考えられている。

【0003】ATM方式は音声、動画像などの連続情報やデータなどのバースト情報に依存することなく、また、各々の通信速度に依存することなく、全ての情報をセルと呼ばれる固定情報に変換して高速伝送する。すなわち、ATM方式では物理回線上に多重に論理リンクを張ることにより回線を複数の呼に割り当てる。そして、各呼に応じた端末からの動画像データや音声データ等を固定長の情報単位(セルという)に分解して、順次回線に送り出して多重化を実現する。

【0004】このようなATM方式を用いて、複数のATM端末と基地局間においてデジタル無線伝送方式にて高速データを伝送するATMデジタル無線伝送方式のネットワーク構成の従来例を図8に示す。

【0005】本図において、1はATM交換機、20は無線基地局、30-1~Nは複数の無線加入者局、4-1~Nはパソコン等の複数のATM端末である。ATM交換機1と無線基地局2とは光ファイバー等の高速AT

M伝送路101, 101'で接続されている。

【0006】ここで、ATM伝送路101, 101'で伝送されるATMセルは図9に示されるように、53バイトの固定長ブロックで構成され、そのうち5バイトはヘッダ部、48バイトは情報領域（ペイロード）部で構成される。

【0007】ヘッダ部は、ATMセルを多重化したり、ルーティングしたりするために用いられるものである。情報転送に関して、ネットワークはヘッダ部のみを解釈して、ペイロードの部分を見ないことになるため重要な機能を有している。ヘッダ部内は、データがブロックに分解された後でも宛先が分かるように呼識別用の仮想チャンネル番号（VCI）や、方路を特定する仮想パスの識別子（VPI）、リンク間のフロー制御に用いられるGFC、ペイロード部やヘッダ部のエラー訂正用符号であるヘッダ誤り訂正制御（HEC: Header Error Control）等から構成されている。このHECでは1バイトのCRC（Cyclic Redundancy Check）符号による誤り訂正が用いられている。

【0008】以上説明した内容は、例えば、「広帯域ISDNとATM技術」、電子情報通信学会、1995. 2. 20に記載されている。

【0009】次に、無線基地局2と複数の無線加入者局30-1~Nとはパケットデータのランダムアクセス方式として広く知られるアロハ方式にてマイクロ波帯等の高周波無線回線201-1~N, 201'-1~Nにて伝送されている。

【0010】すなわち、無線基地局20に入力されたATMセルデータ列はヘッダ部の宛先を判別し、所定の無線加入者局30-1~Nにアロハ方式で送信される。無線区間201-1~N, 201'-1~Nにて衝突した場合は、再送処理がなされる。

【0011】また、逆に、無線加入者局30-1~Nから無線基地局2についてもアロハ方式にて同様に伝送される方式が取られていた。

【0012】

【発明が解決しようとする課題】しかるに、上記の従来方式では、無線回線にアロハ方式を用いたATMデジタル無線伝送方式であるため無線回線におけるスループットが実効的に高々20%程度と低い加入者局が多くなってきた場合にセルが伝送できないセル損や送信したセルが届くために時間がかかるセル遅延の問題があった。

【0013】また、セル損、セル遅延は、25Mbps以上もの高速データ伝送には適用できず、せいぜい2~10Mbpsのデータ伝送に制限されていた。

【0014】これらセル損やセル遅延の品質劣化やデータ伝送速度の限界は、無線区間だけでなくATM網全体の品質劣化となるため将来のB-ISDN（Broad

band-Integrated Services Digital Network）の実現に対して大きな障害となっていた。

【0015】本発明は以上の点に鑑みなされたもので、従来の方式におけるセル損やセル遅延の問題を解決し高速データ伝送が可能な、ATMデジタル無線伝送方法とそのシステムを提供することを目的とする。

【0016】

【課題を解決するための手段】上記の目的を達成するため、本発明のATMデジタル無線伝送方法とそのシステムでは、ATM交換機またはATM端末で入出力するATMセルデータ列を一つの無線基地局と複数の無線加入者局の間で高周波無線回線にて双方向伝送するATMデジタル無線通信方法において、前記高周波無線回線の双方向伝送をTDMA/TDD方式にて行い、前記ATMセルをヘッダ部に無線回線の制御ビットと誤り制御用ビットを含む無線ATMセルに変換し、前記無線ATMセルを前記TDMA/TDD方式用のバースト信号に挿入することを特徴としている。

【0017】また、前記ATMデジタル無線通信方法はさらに、前記無線基地局または前記複数の無線加入者局の送信側で前記ATMセルデータ列の一部にヘッダ部と情報ビット部に所定の固定パターンを挿入したアイドルセルをTDMAフレームフォーマットに挿入して送信し、前記無線基地局または前記無線加入者局の受信側で前記アイドルセルを挿入した信号を受信し、前記受信されたアイドルセルのビットと予め記憶した前記固定パターンと比較し、誤りのカウント値が所定の数以下の場合に前記アイドルセルを分離することを特徴としている。

【0018】さらに、ATM交換機またはATM端末で入出力するATMセルデータ列を一つの無線基地局と複数の無線加入者局の間で高周波無線回線にて双方向伝送するATMデジタル無線通信システムにおいて、前記高周波無線回線の双方向伝送をTDMA/TDD方式にて行い、前記無線基地局と前記複数の無線加入者局は、送信側にATMセルを前記ATMセルのヘッダ部に無線回線の制御ビットと誤り制御用ビットを含む無線ATMセルに変換するATM送信インターフェース回路と、前記無線ATMセルをTDMAバースト信号として伝送する無線送信回路と、前記無線送信回路の出力を受けて前記無線ATMを復調する無線受信回路と、前記無線ATMセルを前記ATMセルに変換するATM受信インターフェース回路とを有することを特徴としている。

【0019】また、前記ATMデジタル無線通信システムにおいて、前記無線基地局と前記複数の無線加入者局は、送信側に前記ATMセルデータ列の一部にヘッダ部と情報ビット部に所定の固定パターンを挿入したアイドルセルをTDMAフレームフォーマットに挿入するアイドル挿入回路を有し、受信側に前記アイドルセルを挿入した信号を受信し、前記受信されたアイドルセルのビッ

トと予め記憶した前記固定パターンと比較し、誤りのカウント値が所定の数以下に有るか否かを検出するアイドルセル検出回路と、前記カウント値が前記所定の値以下の場合に前記アイドルセルを分離するアイドルセル分離回路とを有することを特徴としている。

【0020】

【発明の実施の形態】次に本発明の実施の形態について、図面を参照して詳細に説明する。

【0021】図1は本発明のATMデジタル無線伝送方式のシステム構成図を示している。本図において、ATM交換機1は無線基地局2と接続し、更に無線基地局2は複数の無線加入者局3-1~N及びATM端末4-1~NにTDMA無線回線で多重接続することによりATM方式による無線伝送ネットワークを構成している。

【0022】ここで、1はATM交換機、2は無線基地局、3-1~Nは複数の無線加入者局、4-1~Nはパソコン等の複数のATM端末である。ATM交換機1と無線基地局2とは光ファイバー等の高速ATM伝送路101、101'で接続されている。

【0023】一方、無線基地局2と複数の無線加入者局3-1~Nとは、マイクロ波帯等の高周波無線回線201-1~N、201'-1~Nにおいて、双方向の時分割多元接続一周波数交互通信方式(TDMA/TDD)にて伝送される。

【0024】ここで、TDMAは、Time Division Multiple Access、TDDは、Time Division Duplexerをいう。

【0025】また、複数の無線加入者局3-1~Nは、各々高速伝送路301-1~N、301'-1~Nを介してATM端末4-1~Nと接続されている。

【0026】最初に、無線伝送路201-1~N、201'-1~N間で伝送されるTDMA無線回線のフレームフォーマットを図2に示す。

【0027】本TDMA方式は、無線回線の上り回線201-1~N(無線加入者局3-1~Nから無線基地局2への無線回線)と下り回線201'-1~N(無線基地局2から無線加入者局3-1~Nへの無線回線)を時間分割してTDMA方式にて伝送するTDMA/TDD方式を用いて無線回線の有効利用を図っている。

【0028】すなわち、基地局と複数の端末局との間で単一の周波数の信号を所定の周期で交互に時分割して交信される。

【0029】本図は、TDMAバースト信号の1フレームを表した図であり、1フレームは複数(m個)のタイムスロットに分けられ、それらのタイムスロットに所定のバースト信号が割り当てられている。

【0030】すなわち、第1に、各加入者局からのバースト信号を所定のタイミングに合わせるためのTDMAフレームの基準信号となる基準バーストである。この基

準バーストは上り回線と下り回線とに時分割したバースト信号から構成されている。

【0031】また、第2に、上り、下り回線用の制御バーストである。これらは前述したように本ネットワークは無線基地局2と複数の加入者局3間を多重接続する構成を有しているため多重接続制御に用いられるデータ信号である。

【0032】さらに、第3のバースト信号としては各加入者局毎に複数の伝送情報に関するデータ信号が上り、下り回線毎に配置されている。

【0033】なお、以上示した各バースト信号は一例として上り、下り回線を交互に配置してあるがこれに限定されるものでなく、上り回線をフレームの前側に、下り回線をフレームの後側に配置する等種々の配置が考えられる。

【0034】次に、同図において、各バースト信号の構成の詳細を説明するため、下り回線の基準バーストの拡大図を用いて説明する。なお、他のバースト信号についても本構成と同様の構成をしている。

【0035】すなわち、この基準バーストは先頭のキャリア同期、クロック同期、ユニークワード同期等に用いられるプリアンブル信号とその後に複数の加入者局毎に設けられた複数の無線区間専用で設けられた無線ATMセルから構成されている。

【0036】この無線ATMセルの構成は前述したATMセルと同様に53バイトのヘッダ部とペイロード部からなる基本構造をしている。しかし、この基本構造無線区間においては有線伝送路と比較して誤りの発生が大きいことや無線局の制御等の理由からヘッダ部を特別の構造にしている。

【0037】図3は、無線ATMセルの詳細を示す図である。本図において、STは1バイトの無線制御ビットであり、無線回線で特有の制御のために用いられ、例えば無線回線のサービスのタイプや有効な無線ATMの情報等を示している。また、W-VCIは、図9のVPIやVCIに相当するビットである。W-VCIのビットは仮想パスや仮想チャンネル数を限定して、PT及びCLPを含めて総数で2バイトに制限している。一方、図9のHECは1バイトであったため無線区間のフェージング等により誤りに対しては誤り訂正能力が不足しているため本発明は2バイトのCRC符号を用いている。

【0038】なお、本発明では無線制御ビットを1バイトとしたがこれに限定されるものではなく、ネットワークの構成によっては更に多くのビットを付加しても良い。

【0039】本発明では、無線区間として特別に必要なSTやCRCビットを付加し、全体として無線ATMはATMセルと同一の長さ(53バイト)として説明した。しかし、この無線ATMセル長は、同一長に限るものではない。衛星通信のように受信電界の低い回線に

においては、CRC符号に対してさらにFEC制御ビットを付加してATMセルよりも長くなることになるが、無線区間として独立なフォーマットが使用できるため問題ない。

【0040】以上説明したTDMAフレームフォーマットは単位時間あたりにATMセルが全て発生した場合について示したものであるが、実際にはATMセルデータ列の伝送容量が変化する場合に、単位時間あたりに送信すべきセルの数が変化することになる。

【0041】この場合に、本発明のTDMA無線伝送方式では送信側で疑似セル（アイドルセル）を挿入することによりフレーム長を常に一定として無線伝送速度にあわせて送信し、受信側ではそのアイドルセルのヘッダ部に付加されているセルの種別を検出することにより挿入されたアイドルセルを検出し分離する方法が取られている。

【0042】本発明では、伝送容量の変化に対してもTDMAフォーマットを一定とすることにより干渉波検出を容易にし、さらにTDMAタイミング制御の簡単化を図っている。

【0043】図4は、上述したアイドルセルの挿入および分離の機能を説明するための概念図である。

【0044】本図において、図4(a)は、ATMセルデータ列からなる送信データを示した図である。本図において、ATM交換機またはATM端末からの送信データ容量が変化しているためセルが一定間隔に並んでいない。図4(b)は、送信データのセルが空いた部分についてアイドルセルを挿入してTDMA送信信号としている。図4(c)は図4(b)の送信信号を受信した受信データからアイドルセルを検出して分離することを示している。図4(d)はアイドルセルが分離されて送信データと一致する受信データが得られることを示している。

【0045】次に、図5はこのアイドルセルの挿入、分離及び検出に関する具体的なブロック図を示している。

【0046】本図において、一例として無線基地局2から無線加入者局3-1に送信する場合の構成を示しているが、他の無線加入者局3-2~Nに対しても同様の構成となる。また、逆に無線加入者局3-1~Nから無線基地局2に対しても同様の構成となるため説明を省略する。

【0047】また、無線基地局2の構成において、複数の加入者局の制御装置構成等は本発明と関係がないため省略している。

【0048】本図において、ATM伝送信号101を基地局2で受信すると、最初にATM送信インターフェース回路25を入力する。ATM送信インターフェース回路25は、光信号を電気信号に変換し、ATMセルを無線ATMセルに変換する機能等を有している。次に、ATM送信インターフェース回路25の出力は、アイドル

セル挿入回路22に入力する。このアイドルセル挿入回路22は、送信すべき無線ATMセルデータ列に、無線伝送速度に合うように予め定められたデータをヘッダ部および情報ビット部に対してアイドルセルを挿入する機能を有するものである。

【0049】アイドルセル挿入回路22の出力はデジタル変調器とマイクロ波帯の高周波送信機を含む無線送信回路23を入力し、デジタル変調されて基地局アンテナ21を介して無線回線201にて加入者局3-1に送信される。

【0050】加入者局3-1は送信信号201-1を受信し、高周波受信回路とデジタル復調器を含む無線受信回路33にて復調することにより復調データを出力する。この復調データはアイドルセル分離回路34に入力すると共にアイドルセル検出回路32に入力する。アイドルセル検出回路32は、予め定められたヘッダ部と情報ビット部のアイドルセルパターン情報を有し、これと受信したセル列を比較してアイドルセルを検出する。アイドルセル検出回路32の出力はアイドルセル分離回路34に入力し、アイドルセルを分離削除する。アイドルセル分離回路34の出力37は、ATM受信インターフェース38を入力し、電気信号から光信号に変換し、また、無線ATMセルからATMセルに変換する等の機能を有している。

【0051】次に、図5の具体的な構成に関して以下に説明する。

【0052】図6は、アイドルセル挿入回路22の構成例を示した図である。本図において、ATM伝送信号101は、ゲート制御回路205を入力し、ATMセルが空いている場合のタイミングを検出する。固定パターン発生器202は、アイドルセルとして送信する固定パターンのデータを出力するものである。この固定パターンのデータは、ヘッダ部とペイロード部のデータ全て即ち53バイト分の固定データとしている。

【0053】固定パターン発生器202の出力は、ゲート制御回路205の出力によりゲート回路203を制御しセルの空き時間にアイドルセルを加算器204を入力される。加算器204の出力にはアイドルセルが挿入された送信データが得られる。

【0054】図7は、図5のアイドルセル検出回路32とアイドルセル分離回路34の構成を示したブロック図である。

【0055】本図において、無線受信回路33の復調器で検出されたフレーム同期信号36は、セルタイミング回路303を入力して、送信側で挿入されたセルのタイミングを検出することができる。また、固定パターン発生器304は、図5の固定パターン発生器202の固定パターンデータと同一のデータを発生するデータ発生器である。セルタイミング回路303の出力はゲート回路302を入力してセル挿入タイミング時に固定パターン

発生器 304 の出力信号を比較器 305 に入力するよう制御している。

【0056】比較器 305 は、復調データ信号 35 とゲート回路 302 の出力信号とのデータのビット比較を行う。比較器 305 の出力は誤り検出回路 306 に入力してデータの一致、不一致を検出してビット誤りをカウンタ 309 に入力する。

【0057】カウンタ 309 は誤り検出回路 306 の誤りを入力してカウントする。ここで、カウンタ 309 には 1 セルのビット毎にタイミングを発生するインターバル発生器 307 の出力 308 が入力されているため、1 セル毎の誤りの総数をカウントしていく。そして、そのカウント値がカウンタ 309 に設定された所定のカウント値以下の場合にセル廃棄回路 311 に対して廃棄信号 310 を出力する。

【0058】また、カウント値が所定のカウント値以上の場合には廃棄信号 310 は出力されない。

【0059】以上の動作によって、セル廃棄回路 311 の出力 37 には伝送すべきセルデータ列が出力されることになる。

【0060】以上説明したアイドルセルの分離方法には以下の効果がある。

【0061】ATM 伝送路で用いられる ATM セルは図 9 で説明したように ATM ヘッダ部に HEC に基づいて行われている。光伝送路のように誤りの少ない伝送路においては、上記ヘッダ部の CRC を用いた誤り検出で問題はなかった。

【0062】しかし、無線伝送路はマルチパスフェージングや障害物による受信電界の低下等の現象が頻繁に発生するため伝送品質の劣化が非常に大きい特徴を有している。このため、もし ATM 伝送路で使われているヘッダ部の HEC をそのまま無線伝送路のアイドルセルの誤り検出に使用すると正確な誤り検出ができず、無線伝送路に後続する ATM 伝送路に誤りを含んだアイドルセルを送出する問題がある。

【0063】この対策として、アイドルセルに FEC (Forward Error Correction) 用ビットを挿入し、強力な誤り訂正を行う方法もあるが、伝送ビット長が長くなり、また、誤り訂正が複雑になる等の問題を有している。

【0064】本発明は、以上の問題を解決して高信頼性ある誤り検出方式で伝送ビットの増加を必要としない方式を提供している。

【0065】

【発明の効果】以上説明したように、本発明の ATM デジタル無線伝送方法とその装置は、ATM セルを無線伝送するため TDMA/TDD 方式を用いているためネットワーク全体のスループットを高めることができる。

【0066】また、無線送信側では送信すべき ATM セルデータ列に無線回線誤り訂正用付加ビットを付加し、

無線回線伝送に最適な無線 ATM セルに変換して伝送することにより高速データを TDMA/TDD 伝送を可能にしている。すなわち、従来のパケット伝送では不可能であった 25Mbps ~ 150Mbps もの高速データ伝送が本発明では可能となる。

【0067】また、無線伝送速度に合うようにアイドルセルを挿入し、受信側ではそのアイドルセルを分離する方法が採られているため干渉波検出が容易になり、また TDMA のタイミング制御が容易になる等の効果を奏することができる。

【0068】さらに、アイドルセルの挿入、分離に関しては、送信側でアイドルセルのヘッダ部と情報ビット部に予め定められたアイドルセルパターンを挿入し、受信側ではそのアイドルセルをデジタル的に検出して分離している。この結果、アイドルセルの誤配する確率を低減して高信頼性ある ATM デジタル無線伝送が可能となる。

【図面の簡単な説明】

【図 1】本発明の実施の形態を表す ATM デジタル無線伝送システムの構成図である。

【図 2】図 1 の TDMA フレームフォーマットを示す図である。

【図 3】図 1 の無線区間の無線 ATM セルの詳細を示す図である。

【図 4】アイドルセルの挿入と分離の概念を示す図である。

【図 5】図 1 の無線基地局 2 と無線加入者局 3-1 との伝送を示すブロック図である。

【図 6】図 5 のアイドルセル挿入回路 22 の構成を示す図である。

【図 7】図 5 のアイドルセル検出回路 32 とアイドルセル分離回路 34 の構成を示す図である。

【図 8】従来の ATM デジタル無線伝送システムのネットワーク構成を示す図である。

【図 9】ATM セルの構成を示す図である。

【符号の説明】

1 ATM 交換機

2, 20 無線基地局

3-1 ~ N 無線加入者局

4-1 ~ N ATM 端末

21 無線基地局アンテナ

22 アイドルセル挿入回路

23 無線送信回路

25 ATM 送信インターフェース

31-1 ~ N 加入者局アンテナ

32 アイドルセル検出回路

33 無線受信回路

34 アイドルセル分離回路


38 ATM 受信インターフェース

101, 101' ATM 伝送路


201-1~N, 201'-1~N 無線伝送路
 202, 304 固定パターン発生器
 203, 302 ゲート回路

204 加算器
 205 ゲート制御回路


【図1】




【図2】




【図3】




【図 4】




【図 5】




【図 6】



【図 7】



【図8】



【図9】

